## SWITCHED CAPACITOR CIRCUIT

Patent number:

JP63219219

**Publication date:** 

1988-09-12

Inventor:

MATSUMOTO HIROKI; others: 01

**Applicant:** 

KENZO WATANABE; others: 01

**Classification:** 

- international:

H03H19/00; G06G7/186

- european:


Application number: JP19870053690 19870309

Priority number(s):

#### Abstract of JP63219219

PURPOSE:To attain processing of highly accurate analog signal by connecting a capacitor between a switch contact connected to an input signal source, a capacitor connected to an inverting input of an operational amplifier and an output terminal of the operational amplifier.

CONSTITUTION: The capacitor 42 is connected to an output terminal 12 of an operational amplifier 12, a contact of a switch 31 connected to a capacitor 41 and an input signal source and the other end of the capacitor 41 is connected always to the inverting input terminal 11 of the amplifier 1. The switch 31 and the switches 53, 55 of the circuit 5 are switched by a clock signal phi and the switching of the switch 32 and the switches 54, 56 of the circuit 5 are controlled by a clock signal, the inverse of phi. The signal phi, the inverse of phi are set so that the period of logical 1 is not duplicated to each other. Thus, with all the switched turned off, the capacitors 42, 41 are connected in series, the production of a spike voltage is prevented to apply analog signal processing with high accuracy.



| Car  |  |  | ***                                      |  |     |                                       | - 17 TO A B    |                |   |               |
|--|--|--|--|--|-----|---------------------------------------|----------------|----------------|---|---------------|
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     | 4 4                                   |                |                |   |               |
| e<br>Port  |  |  |  |  |     | Lit                                   | **             |                |   |               |
|  |  |  |  |  |     | ×× 5                                  |                |                |   | 10.00 Set 10. |
|  |  |  |  |  |     |                                       | M <sub>A</sub> |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  | •  |     |                                       |                |                |   |               |
|  | ·  |  |  |  | ·   |                                       |                | •              |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   | of Officers C |
|  |  |  |  |  |     | · /s                                  |                |                |   |               |
|  |  |  |  | 4  |     |                                       |                |                |   |               |
|  |  | - 14 <del>- 1</del>  | Tank resignation                         | G.   |     | 1 3 M (1 2)                           |                |                |   |               |
|  | *  |  |  | *  |     |                                       |                |                |   |               |
|  |  |  | , major                                  | **   |     |                                       | , ar           |                | 4 |               |
| e e  |  |  |  | 3  |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     | 4. ()                                 |                |                |   |               |
|  |  |  |  |  |     |                                       | *              |                |   |               |
|  |  |  | 1 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1 | 3.74<br>3.74   |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  | 1  |  |  |     |                                       |                |                |   |               |
|  |  | Tay.   |  |  |     |                                       |                |                |   |               |
|  |  |  |  | . )  |     |                                       |                |                |   |               |
|  | · .  |  |  | 9  |     |                                       |                |                |   |               |
|  | v.   |  |  |  |     | *                                     |                |                |   | 4.            |
| -  |  | 7  |  |  |     | · · · · · · · · · · · · · · · · · · · |                | <u> </u>       |   |               |
|  |  |  |  |  |     |                                       | <u>*</u>       |                |   |               |
|  | ÷.   |  |  | Herae<br>John  |     |                                       |                |                |   | . 0.          |
|  |  |  |  |  |     | · · · · · · · · · · · · · · · · · · · |                | A) 05 A, ***** |   |               |
| a de la companya de l |  | and the second   |  |  |     |                                       |                |                |   |               |
|  | 1 May 2 May  | and the second s |  |  |     |                                       | T 10 10        |                |   | * 15-00       |
|  |  | * * *  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  |     |                                       |                |                |   |               |
|  |  |  |  |  | *   | 4.                                    |                |                |   |               |
|  |  |  | Craffe de                                |  |     |                                       | say' esa       |                |   |               |
|  | A STATE OF THE STA |  |  | in the second se | 1 4 |                                       | oci izi        |                |   |               |
|  | - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1  |  |  |  |     |                                       |                |                |   |               |

(19)日本国特許庁 (JP)

# (12)特 許 公 報 (B2)

(11)特許出願公告番号

# 特公平7-44428

(24)(44)公告日 平成7年(1995)5月15日

(51) Int. Cl. 6

識別記号

FΙ

HO3H 19/00

8842-5J

発明の数1 (全5頁)

(21)出願番号 特願昭62-53690

(22)出願日

昭和62年(1987) 3月9日

(65) 公開番号

特開昭63-219219

(43)公開日

昭和63年(1988) 9月12日

(71)出願人 999999999

渡辺 健蔵

静岡県浜松市広沢1丁目22番6号 合同宿

舎広沢住宅5-11

(71)出願人 999999999

株式会社クラベ

静岡県浜松市高塚町4830番地

(72)発明者 松本 寛樹

静岡県浜松市文丘町26番18号

(72)発明者 渡辺 健蔵

静岡県浜松市蜆塚3丁目23番6号

審査官 松尾 淳一

(56)参考文献 特開昭58-29213 (JP, A)

#### (54) 【発明の名称】 スイツチドキヤパシタ回路

1

#### 【特許請求の範囲】

【請求項1】演算増幅器(1)と、該演算増幅器の反転入力端子(11)と出力端子(12)の間に接続されるスイッチとキャパシタを含む帰還回路(5)と、片端が該演算増幅器の反転入力端子(11)に接続され他端は入力信号源(2)にスイッチ(31)を介して接続されるキャパシタ(41)とから成るスイッチドキャパシタ回路において、キャパシタ(41)とスイッチ(31)の接点と演算増幅器(1)の出力端子(12)との間にキャパシタ(42)を接続したスイッチドキャパシタ回路。

#### 【発明の詳細な説明】

#### (産業上の利用分野)

本発明は、演算増幅器,スイッチ,及びキャパシタを用いてアナログ信号の離散時間処理を行うスイッチドキャパシタ回路の構成に関する。

2

(従来の技術)

第2図に従来よく用いられているスイッチドキャパシタ回路を示す。各スイッチの横に記した。とでは当該スイッチを開閉するクロック信号であり、各スイッチは当該クロック信号が論理1の時に閉じるものとする。以降の第4図,第5図でもこの記法を用いるものとする。このクロック信号は、スイッチ対(31,32),(53,54),(55,56)が同時にオンとならない様、第3図のタイミング図に示すように、論理レベル1となる時間が互いに10 重ならないよう位相制御されている。第2図の回路では、6=1の時にキャパシタ41をスイッチ31を介して入力信号源2の電圧に充電する。この時帰還回路5のスイッチ53も同時にオンとなるので、キャパシタ41の充電電荷はキャパシタ51を流れる。キャパシタ51があらかじめ放電されていたとすると、演算増幅器1の出力電圧V

3

。(ø) は

$$V_{o}(\phi) = -\frac{C_{i}}{C_{z}} V_{i}(\phi)$$
 (1)

となる。ここで、 $C_1$ と $C_2$ はそれぞれキャパシタ41と51の容量、 $V_1$ ( $\phi$ )は当該クロック時における入力信号源2の電圧である。又、この期間スイッチ55がオンとなっているのでキャパシタ52も $V_2$ 。 $V_3$ 0、 $V_4$ 0。に充電される。次の $V_4$ 1と51はスイッチ32と54がオンとなるので放電し、保持していた電荷をキャパシタ52に転送する。キャパシタ41と51から転送される電子量は等しいが極性が反対であるためキャパシタ52の電圧は変化せず、従って、演算増幅器1の出力電圧 $V_3$ 0。は第(1)式の $V_4$ 0。 $V_4$ 0のままである。従って、第2図の回路は $V_4$ 0のままである。で、キャパシタ51を下角クロック時の放電させなければこの回路は積分器となる。

#### (発明が解決しようとする問題点)

上記φクロック時の増幅或いは積分動作は、回路の各接点と接地間の浮遊容量や演算増幅器のオフセット電圧には影響されない。このため第2図の回路はアナログ信号の離散時間処理を行うための基本構成回路として多用されている。しかし乍ら、第3図に示す期間τ」とτ」、即ちφとΦクロック信号が共に論理レベル0の期間では第2図の帰還回路5のスイッチ53と56が共にオフとなるので帰還回路は開放状態となる。この状態では演算増幅器1のオフセット電圧がその開放利得倍されて出力に現れる。演算増幅器の開放利得は通常80~100dBと非常に大きいので僅かなオフセット電圧でも演算増幅器出力は飽和しスパイク液形となる。このスパイク電圧は配線間の結合容量を介してキャパシタ41或いは51に流入し、信号の劣化を惹き起こす。従来、このスパイク電圧の発生を防止する有効な手段は見い出されていなかった。

本発明はから問題点を解決し、高精度のアナログ信号 処理を行うスイッチドキャパシタ回路を提供するために なされたものである。

#### (問題点を解決するための手段)

第1図はスパイク電圧の発生を防止するためになされた本発明を示すブロック図であって、1は演算増幅器、2は入力信号源,31と32はスイッチ,41と42はキャパシタ,5はスイッチとキャパシタを含む、例えば第2図に示す様な帰還回路であって、キャパシタ42は演算増幅器1の出力端子12とキャパシタ41とスイッチ31の接点との間に接続され、キャパシタ41の他端は常に演算増幅器1の反転入力端子11に接続されている。各スイッチは、第3図に示すように、論理1となる期間が互いに重ならないよう

にクロック信号でその開閉が制御されている。 (作用)

第1図のキャパシタ41とスイッチ31,32,及び帰還回路5 は $\phi=1$ と $\overline{\phi}=1$ のクロック時に増幅或いは積分等の所要の動作を行うように設計されているとしよう。従来の回路は $\phi$ と $\overline{\phi}$ クロックが共に論理レベル0、即ち回路に含まれる全てのスイッチがオフとなり、帰還回路5が開放となることによってスパイク電圧を生じる。本発明の第1図のブロック図では全てのスイッチがオフの時には、キャパシタ42と41が直列接続されて演算増幅器1の帰還路となる。このため、第3図のタイミング図の $\tau$ 1と $\tau$ 2期間では第1図の回路は利得1の増幅器或いはホールド回路となるのでスパイク電圧は発生しない。(実施例)

以下、本発明の有効性を実施例で示す。第4図は本発明の第1の実施例であって、第2図に示す帰還回路5を用いたスイッチドキャパシタ増幅器である。各スイッチは第3図に示すタイミングの2相クロック信号で制御されている。  $\phi=1$  の期間では第2図と同様、利得 $C_1/C_2$  の反転増幅作用を行い、第(1)式に示す電圧 $V_0$  ( $\phi$ )を出力する。この時、キャパシタ41と42はそれぞれ $V_0$  ( $\phi$ )と $V_0$  ( $\phi$ )  $V_1$  ( $\phi$ )に図示の極性で充電される。次の $\tau_1$ 期間では全てのスイッチはオフとなり、キャパシタ41と42が直列接続され演算増幅器1の帰還路を構成する。この時の出力電圧 $V_0$  ( $\tau_1$ )は

 $V_{\circ}$  ( $\tau_{1}$ ) = $V_{c_{1}}$  ( $\phi$ ) + $V_{c_{4}}$  ( $\phi$ ) = $V_{\circ}$  ( $\phi$ ) + $V_{\circ}$  ( $\phi$ ) = $V_{\circ}$  ( $\phi$ ) + $V_{\circ}$  ( $\phi$ ) = $V_{\circ}$  ( $\phi$ ) (2) となる。次の $\overline{\phi}$ =1の期間の動作は第2図の回路のホールド動作と同じであり、演算増幅器1の出力電圧 $V_{\circ}$  ( $\overline{\phi}$ ) は第 (1) 式の $V_{\circ}$  ( $\phi$ ) となる。この時、キャパシタ41の端子間電圧 $V_{c_{1}}$  ( $\overline{\phi}$ ) は0,キャパシタ42の端子間電圧 $V_{c_{1}}$  ( $\overline{\phi}$ ) は図示の極性で $V_{\circ}$  ( $\overline{\phi}$ ) = $V_{\circ}$  ( $\phi$ ) となっている。次の $\tau_{2}$ 期間ではキャパシタ41と42は再び直列接続となり演算増幅器1の帰還路を構成する。この時の演算増幅器1の出力電圧 $V_{\circ}$  ( $\tau_{2}$ ) は

 $V_{\circ}$  ( $\tau_{2}$ ) = $V_{\circ}$  ( $\phi$ ) + $V_{\circ}$  ( $\overline{\phi}$ ) = $V_{\circ}$  ( $\phi$ ) (3) となる。従って、第4図の回路は $\phi$  = 1の期間で入力信号を増幅し、以後の $\tau_{1}$ ,  $\overline{\phi}$ ,  $\tau_{2}$ の期間この増幅出力をホールドするので、スパイク電圧を生じない。第5図は本発明を応用したサンプルホールド回路を示す。今、第3図に示す  $\pi$  番目の $\phi$  クロック信号でスイッチ31と56がオンになったとしよう。電荷保存の法則から演算増幅器1の出力電圧 $V_{\circ}$  ( $\pi$ ) は

$$V_0(n) = V_0(n-1) - \frac{C_1}{C_2} \Delta V_1(n)$$
 (4)

5

$$V_0(n + \frac{1}{2}) = V_{c_1}(n) = V_{c_1}(n)$$

となる。この時、キャパシタ42はスイッチ32によって短絡されるのでその端子間電圧V。4は0となり、一方、キャパシタ52は

$$V_{\alpha}(n+\frac{1}{2})=V_{i}(n)$$

$$V_0(\tau_2) = V_{c_1}(n + \frac{1}{2}) + V_{c_4}(n + \frac{1}{2}) = V_i(n)$$
 (8)

となる。第(5)式から第(8)式に示されるように、第5図の回路は $\phi$ クロック時に入力信号をサンプルし、 $\overline{\phi}$ クロック時にサンプルした入力信号を出力するサンプルホールド回路であり、期間 $\tau_1$ と $\tau_2$ では直前の $\phi$ 及び $\overline{\phi}$ クロック時の出力電圧をホールドするので、スパイク電圧を発生しない。

### (発明の効果)

以上説明したように本発明によれば極めて簡単な回路構成でスパイク電圧を発生しないスイッチドキャパシタ回路を実現できる。本発明は増幅器,積分器,サンプルホールド回路等,アナログ演算を行うのに必要な基本構成 30回路全てに適用できるので、高精度アナログ信号処理に極めて有用である。

増幅器1の帰還路を形成する。この時の出力電圧V。(τ,)は

 $V_{\circ}$  ( $\tau_{1}$ ) = $V_{c_{1}}$  (n) + $V_{c_{*}}$  (n) = $V_{\circ}$  (n) (6) となる。次の $\phi=1$  の期間はスイッチ32がオンとなるので、キャパシタ41のみが演算増幅器 1 の帰還路となる。従って、


に充電される。次の $\tau_1$ 期間では全てのスイッチがオフとなり、キャパシタ41と42が直列となって再び演算増幅器 1の帰還路を形成する。この時の出力電圧V。( $\tau_2$ )

### 20 【図面の簡単な説明】


第1図は本発明のスイッチドキャパシタ回路のブロック図、第2図は従来用いられているスイッチドキャパシタ増幅器の回路図、第3図は第2図、第4図、及び第5図の回路のスイッチを制御する2相クロック信号のタイミング図、第4図と第5図は本発明の実施例であるスイッチドキャパシタ増幅器とサンプルホールド回路の結線図である。

第1図,第2図,第4図,第5図において、1は演算増幅器、2は入力信号源、31は入力信号電圧をサンプルするスイッチ、41と42はキャパシタ、5はキャパシタとスイッチから成る帰還回路である。


【第1図】




【第2図】




【第5図】







# 【第4図】



THIS PAGE BLANK (USPTO)